IonQは2026年9月22日、Apple M4 Max（12コア）を搭載したMacBook Proを用い、最大408論理量子ビット規模の量子誤り訂正デコードを実時間で処理できることをシミュレーションで示したと発表した。文部科学省のQ-LEAPや理化学研究所が推進する国産超伝導量子コンピュータの周辺回路設計において、古典制御インフラのコスト試算を根本から見直す判断材料となる。
専用アクセラレータ依存からの脱却を狙う海外動向
量子コンピュータの実用化において、量子ビットの物理的な集積と並ぶ大きなハードルが量子誤り訂正（QEC）の古典処理遅延だ。誤り訂正処理が追いつかず未処理情報が蓄積すると、量子計算全体を一時停止させる待機サイクルが発生し、実行時間が大幅に遅延する。このバックログ問題を回避するため、主要プレイヤーはFPGAやASIC、GPUを用いた専用回路の統合を進めてきた。
米グーグル（Google）は実機「Willow」において表面符号メモリの1サイクルを1.1マイクロ秒で回し、実機接続型デコーダで平均遅延63マイクロ秒を達成した。英国リバーレーン（Riverlane）は米リゲッティ・コンピューティング（Rigetti Computing）の「Ankaa-2」を用い、FPGA組み込み構成で応答時間9.6マイクロ秒を記録している。米クアンティニュアム（Quantinuum）も2026年3月に米エヌビディア（NVIDIA）のGPUおよびNVQLinkを活用した実時間復号を公表した。
これに対し、IonQは汎用ノートPCのCPU1台で最大408論理量子ビットの誤り訂正デコードを実時間処理する論文（arXiv:2608.25027）を公表した。同社は2026年4月に発表した「Walking Cat」アーキテクチャ（WCA）を基盤に、2026年9月8日には1万量子ビット級を見据えた新プラットフォーム「Superion」を公表している。米国では2026年6月に大統領令14413号が署名され、商用量子コンピューティングの展開が全政府的に加速するなか、古典制御インフラの低コスト化が新たな競争軸に浮上した。
| 開発主体 | 誤り情報の入力源 | デコーダハードウェア | 対象規模・方式 | 主な公表指標 |
|---|---|---|---|---|
| IonQ | シミュレーション（雑音モデル） | Apple M4 Max（12コア） | 408論理量子ビット（量子LDPC符号） | 1サイクル1〜5ミリ秒（仮定値） |
| 実機（Willow） | 専用実時間デコーダ | 表面符号メモリ（最大100万サイクル） | サイクル1.1マイクロ秒、平均遅延63マイクロ秒 | |
| Riverlane | 実機（Rigetti Ankaa-2） | 組み込みFPGA | 8物理量子ビット（安定性実験） | 1ラウンド0.44〜0.79マイクロ秒、応答9.6マイクロ秒 |
| Quantinuum | 実機（Helios） | NVIDIA GPU（NVQLink） | Bring符号 | 非公表 |
参考記事: トラップドイオン量子コンピュータの実用化時期は？60論理ビットが切り拓くFTQCロードマップと技術的課題
1〜5ミリ秒のサイクル余裕とビームサーチ復号の構造
なぜ専用回路ではなく汎用CPUで実時間処理が成立したのか。最大の要因は、量子ハードウェアの方式に起因する1サイクルの時間差にある。超伝導方式のサイクルが約1マイクロ秒であるのに対し、イオントラップ方式は1サイクルの想定が1〜5ミリ秒と約900〜4500倍長い。
GoogleのWillowが実測した1.1マイクロ秒と比較した場合、IonQが仮定した1ミリ秒は約909倍、5ミリ秒は約4545倍の長裕度を持つ。この時間的な猶予により、1コアあたりが受け持つ誤り推定タスクを汎用CPUの演算クロック内に収めることが可能になった。
さらに、IonQはWalking Catアーキテクチャ上で量子LDPC（低密度パリティ検査）符号を採用している。物理量子ビット1万1680個を88のブロック（68個のQ70メモリブロックと20個のマジック状態工場）に分割配置し、計算途中で符号ブロックの幾何学的形状を変えない静的な構成をとる。
ソフトウェア面では、YeらがPRX Quantumで発表したビームサーチ復号アルゴリズムを拡張した。Apple M4 Maxの12コアのうち、論理測定結果を処理するoutcome decoderに4コア、定常的な誤り訂正を担当するerror decoderに8コアを割り振る機能分業を実装している。シンドローム抽出に伴う復号用誤りモデル（DEM）の生成と探索処理を、各コアが並行して実行する。
408論理量子ビット（Heisenberg n266回路）の検証では、総シンドローム抽出サイクル数3154万8792回、Tゲート約55.5万回、論理測定約131.8万回を処理した。error decoderの平均処理時間は3.51〜5.97ミリ秒となり、5ミリ秒サイクル時の制限枠である15ミリ秒を下回った。
ただし、本成果には前提条件が存在する。今回の検証は稼働中の量子ハードウェアを用いたものではなく、雑音モデルから生成した誤り情報による模擬評価である。実機特有の相関ノイズやキャリブレーションの揺らぎは考慮されていない。
また、計算時間の延び（stretch）は動作条件によって大きく変動する。1サイクル5ミリ秒、誤り率0.01%（p=10^-4）の最良条件では延びが0.02%にとどまる一方、1サイクル1ミリ秒、誤り率0.05%（p=5×10^-4）の条件では計算時間が11.53%延伸した。誤り率の上昇に伴い探索処理の負荷が増加し、実時間性を維持するための待機サイクルが増大することが確認されている。
参考記事: 量子誤り訂正の基礎からFTQC実現へのロードマップ｜最新の実証データと開発戦略まで徹底解説
日本の量子開発および古典制御インフラへの示唆
IonQの検証結果は、フォールトトレラント量子計算（FTQC）に向けた古典制御インフラの総所有コスト（TCO）の前提を更新する。国内の量子技術開発ロードマップおよびシステム導入計画に直結する論点は次の2点だ。
第1に、量子プロセッサのサイクル特性に応じた古典ハードウェアの分離設計である。理化学研究所や富士通が進める超伝導量子コンピュータでは、マイクロ秒以下の遅延要求を満たすため極低温環境近傍でのFPGAやカスタムASICの配置が不可欠となる。一方で、イオントラップ方式や中性原子方式を採用する場合、古典処理系に高額な専用半導体を揃える必要性が薄れ、汎用サーバクラスタによる分散処理で代替できる可能性が開ける。量子ハードウェアのモダリティ選定が、付随する古典データセンターインフラの設備投資額を左右する。
第2に、低サイクル速度に伴う総実行時間の長期化と、アルゴリズム適用領域の制約だ。イオントラップ方式が汎用CPUでデコードできる理由は、量子ゲートの動作速度そのものが超伝導方式より3〜4桁遅いことと表裏一体である。大規模な量子化学計算や暗号解読において、同じ論理ゲート数を実行する場合の総計算時間は数日から数ヶ月単位で長期化する。金融のリアルタイムリスク計算など即時性が求められるタスクと、材料探索のように計算スループットを重視するタスクとで、ハードウェアの住み分けが進行する。
参考記事: 中性原子量子コンピュータの仕組みと実用化はいつ？Atom Computingが3億ドル調達で加速するFTQCロードマップ
今後の評価ポイント
技術責任者および投資家が今後確認すべき実務的アクションは以下の通りである。
- 実機ノイズ環境下でのstretch率の再測定結果を検証する。
IonQが公表した0.02%〜11.53%の計算延伸率はシミュレーション値である。2027年に出荷が予定されている「Superion 256」などの実機から取得したシンドロームデータを用いても、汎用CPUによる復号が破綻せず収束するかを注視する必要がある。
- 古典制御系の調達コストを含めたTCO比較モデルを策定する。
超伝導方式における極低温FPGA／ASIC開発費と、イオントラップ方式における汎用CPU構成のインフラ費用を、自社の導入計画または研究開発予算と照合して定量比較する。
出典: XenoSpectrum
出典: arXiv
出典: IonQ
