仏Quandela（カンデラ）と米NVIDIA（エヌビディア）は2026年9月14日、フォトニック量子処理ユニット（QPU）を低遅延規格「NVIDIA NVQLink」経由でGPUインフラへ直接統合する共同技術ホワイトペーパーを発表した。
NVQLinkによる4マイクロ秒接続の実証とデータセンター統合ロードマップ
2026年9月13日から18日にかけてカナダ・トロントで開催された「IEEE Quantum Week 2026（QCE2026）」において、量子コンピューティングのシステム実装に関する大きな転換点が示された。同イベントの登録者数は2,222名を超え、前年の1,750名から25%以上の拡大を記録した。その舞台となったNVIDIAブースにおいて、QuandelaとNVIDIAはフォトニックQPUとGPUインフラを緊密に接続する統合アーキテクチャの全貌を公開した。
両社が提示したホワイトペーパーは、量子ハードウェアを単独の試験機としてではなく、現代の大規模AIスーパーコンピュータのヘテロジニアスなアクセラレータとして組み込むための道筋を整理している。2025年10月28日にNVIDIAが発表した「NVIDIA NVQLink」構想には、世界17社の量子ハードウェア企業と9つの国立研究所が参画を表明していた。その初期パートナーであるQuandelaは、2026年3月の年次開発者会議「GTC 2026」で公開された新API「cudaq-realtime」を活用し、同年6月にはGPUとフォトニックQPU間のリアルタイム統合検証を完了させていた。
今回の発表における中核的な実測値は、Quandelaの制御システムとNVIDIAのGPUクラスタをNVQLinkプロトコルで直結した環境下において、往復遅延時間（Round-Trip Latency）が4マイクロ秒未満（sub-4 microsecond）を達成した点にある。従来のTCP/IPや標準的なPCIeスイッチを介した通信ではミリ秒から数百マイクロ秒単位のオーバヘッドが発生していたが、これを大幅に短縮した。
両社はデータセンター配備に向けた移行モデルとして、以下の3段階のフレームワークを定義している。
| 統合フェーズ | 接続方式・プロトコル | 主な処理形態 | 通信遅延水準 |
|---|---|---|---|
| Phase 1: Access | クラウドAPI（HTTPS/REST） | ジョブ単位の非同期バッチ処理 | 数十ミリ秒〜数秒 |
| Phase 2: Integration & Discovery | NVQLink（RoCE直接接続） | GPU-QPU間のリアルタイム協調計算 | 4マイクロ秒未満 |
| Phase 3: Scale | 光スイッチング・低損失相互接続 | クラスタ型FTQCコプロセッサ | マイクロ秒未満 |
従来のハイブリッド運用では、ジョブキューを介してQPUに回路データを送信し、測定結果をファイルやストリームで受け取る「Phase 1」の形態にとどまっていた。しかし、量子誤り訂正（QEC）のシンドローム測定に基づくリアルタイムフィードバックや、変分量子アルゴリズム（VQA）における高速なパラメータ更新ループを回すには、ミリ秒単位の遅延は致命的なボトルネックとなる。
Quandelaの最高技術・製品責任者（CTPO）を務めるJean Senellart（ジャン・セネラール）氏は公式声明において、「課題はもはや単にQPUへアクセスすることだけではなく、それをAIのワークフローに直接統合することだ」と述べている。また、NVIDIAの量子製品担当ディレクターであるSam Stanwyck（サム・スタンウィック）氏も「量子コンピューティングは、単体でのアクセスを超え、研究者がすでに利用しているアクセラレーテッド・コンピューティングの一部となったときに、より有用なものとなる」と指摘している。
欧米市場では、量子ハードウェアの物理ビット数のみを競う段階から、データセンターに既存配備されているHPC・AIクラスタへいかにシームレスに組み込めるかという「相互接続性」へと投資判断の基準が移りつつある。
参考記事: オラクルとQuantinuum、クラウド量子コンピューティング提供で複数年契約を締結
光電子制御系QSCとGPUをRoCEで直結する技術アーキテクチャ
Quandelaが開発するフォトニックQPU「MosaiQ」は、光子（フォトン）の量子もつれを利用して計算を実行するハードウェアである。超伝導方式やイオントラップ方式が極低温希釈冷凍機や大規模な真空チャンバーを必須とするのに対し、光量子方式は光導波路チップの大部分を室温環境下で運用できる利点を持つ。しかし、光パルスの生成、干渉計の位相変調、単一光子検出器からの高速読み出しなど、高度な光電子融合制御系をリアルタイムで同期させなければならない。
この制御の中核を担うのが、Quandela独自のハードウェアユニットである「Quantum System Controller（QSC）」だ。QSCは内部に高速FPGAクラスタを搭載し、高精度なナノ秒単位のパルス制御と、動的な光ルーティング制御を司っている。今回のアーキテクチャでは、このQSCとNVIDIA GPUノードを、RDMA over Converged Ethernet（RoCE）をベースとしたNVQLinkネットワークで直結した。
+-------------------------------------------------------------------+
| Data Center HPC Node |
| |
| +--------------------+ +--------------------+ |
| | NVIDIA GPU | | Host CPU | |
| | (CUDA-Q / cuQuantum) | | | |
| +---------+----------+ +---------+----------+ |
| | | |
| +-------------------+--------------------+ |
| | |
| | PCIe / Internal Bus |
| v |
| +---------------------+ |
| | NVIDIA NIC / DPU | |
| +----------+----------+ |
| | |
+--------------------------------|----------------------------------+
| NVQLink (RoCE Protocol)
| [Latency < 4 µs]
+--------------------------------|----------------------------------+
| Quandela MosaiQ Infrastructure v |
| +---------------------+ |
| | Quantum System | |
| | Controller (QSC) | |
| | (Real-time FPGA) | |
| +----------+----------+ |
| | |
| | Pulse & Routing Control |
| v |
| +---------------------+ |
| | Photonic QPU MosaiQ | |
| | (Optical Circuits) | |
| +---------------------+ |
+-------------------------------------------------------------------+
従来のヘテロジニアス構成において遅延の主因となっていたのは、ホストCPUを介在したメモリコピーとOSカーネルの割り込み処理である。GPUの計算結果をQPUの制御系に転送する際、通常はGPUメモリからホストメモリへDMA転送を行い、そこからネットワークスタックを経由して外部コントローラへコマンドを送信していた。
これに対し、NVQLinkとcudaq-realtimeの組み合わせでは、GPUのグローバルメモリとQSCのFPGAオンチップメモリ間でGPUDirect RDMAに準じたゼロコピー転送を実現している。これにより、ホストCPUの介在をバイパスし、GPUカーネルの実行完了とほぼ同時にQSCが光パルスのシーケンスパラメータを受け取ることが可能となった。
フォトニックQPUをHPC環境に統合するうえで達成すべき技術的絶対条件（Prerequisites）について、本実装の達成状況は以下の通り整理される。
- 通信遅延の確定性（Determinism）: 量子回路の実行タイミングは光子の伝搬時間（ナノ秒スケール）に束縛されるため、制御信号の到着揺らぎ（ジッター）が極小でなければならない。NVQLink接続はイーサネットの輻輳制御技術を活用し、4マイクロ秒未満の確定的な低遅延を実証している。
- 光電子インターフェースの帯域確保: 光量子計算では干渉計の多重化に伴い、制御すべき電極チャネル数が急増する。QSCのFPGAは、GPUから送られてくる高次元テンソルデータを即座に光位相シフタの駆動電圧値へ変換するスループットを維持している。
- ソフトウェアスタックの統一: NVIDIAが主導するオープンソースの量子コンピューティング基盤「CUDA-Q」を上位レイヤに採用したことで、開発者はC++やPythonの単一コードベースからGPUによる古典シミュレーションとMosaiQ QPUの実機実行をシームレスに切り替えられる。
他のハードウェア方式との比較においても、この密結合アーキテクチャは独自の立ち位置を確立している。
| 方式・アーキテクチャ | 冷却要件 | 制御インターフェース | 物理的集積性とGPU連携性 |
|---|---|---|---|
| Quandela MosaiQ（光量子） | 検出系等を除き大半が室温動作 | FPGAベースQSC＋NVQLink直結 | 既存データセンターのラック規格に収容しやすく低遅延配線が容易 |
| 中性原子方式（Infleqtion等） | 常温真空＋レーザー冷却系 | 空間光変調器（SLM）＋FPGA制御 | アレイ制御にミリ秒単位の光シャッター同期が必要となる場合がある |
| 超伝導方式 | ミリケルビン希釈冷凍機が必須 | 同軸マイクロ波配線＋低温電子回路 | 冷凍機からの長距離配線が必須となり物理的近接配置に制約が存在 |
QuandelaとNVIDIAの取り組みは、物理的な設置自由度が高い光量子アーキテクチャの強みを活かし、サーバーラック内でGPUノードと同一列（Row）または同一ラック内に配置して物理的配線長を極限まで短縮する設計思想を具体化したものといえる。
参考記事: 【2027年FTQC実用化】Infleqtion『Sqale』とNVIDIA NVQLinkがもたらす量子・GPU密結合の全貌
参考記事: 光量子コンピュータの仕組みと2033年ロードマップ｜DARPAがPsiQuantumに1.25億ドルを投じた技術構造
日本のAIインフラと光エレクトロニクス産業への波及効果
NVIDIAによるNVQLinkを通じた量子制御インターフェースの標準化は、国内の計算基盤整備や半導体・光通信サプライチェーンに対して直接的な再考を迫っている。
現在、文部科学省や理化学研究所を中心として、スーパーコンピュータ「富岳」と量子コンピュータを連携させるハイブリッドHPC環境の構築が進められている。また、産業技術総合研究所（産総研）の「ABCI-Q」など、量子シミュレーションと実機検証を融合するデータセンターインフラも稼働を開始している。しかし、これらの多くはネットワークスイッチ経由のジョブスケジューラ連携を前提としており、今回実証されたような4マイクロ秒未満のインターコネクト直結モデルとはアーキテクチャ上の世代差が生じている。
国内の産業構造に及ぼす影響は、主に3つのレイヤに分類される。
第一に、データセンターインフラの設計基準である。NVIDIAが自社のGPUクラスタ規格にNVQLinkを組み込み、その拡張先に量子プロセッサを組み入れる枠組みを固めたことで、将来のAIデータセンターは「QPUの増設ポート」をあらかじめ考慮した電力・空調・ネットワーク設計が求められる。PCIeカードを挿すような感覚でQPU制御系をGPUファブリックへ直結できるかどうかが、ハイブリッド計算基盤の競争力を左右することになる。
第二に、光エレクトロニクスおよびフォトニクス部材のサプライチェーンである。日本には、光導波路素子、光変調器、単一光子検出器、化合物半導体レーザーなどで世界的なシェアと高度な製造技術を持つ電子部品・光通信メーカーが多数存在する。NTTが推進するIOWN構想の光電融合技術や、国内スタートアップによる光量子コンピュータ開発プロジェクト（OptQCなど）は、まさにこの物理層に強みを持つ。
| レイヤ | 日本国内の現状と強み | 直面する構造的課題 | 今後求められる実装戦略 |
|---|---|---|---|
| アプリケーション / ソフトウェア | 材料探索・製薬分野のアルゴリズム開発力 | CUDA-Qや独自APIへの依存と規格分断 | 単一APIで古典・量子を記述する環境への移行 |
| インターコネクト / 制御系 | 高精度パルス制御技術、計測機器の信頼性 | デファクト規格（NVQLink）との結合プロトコル | FPGA制御系におけるRoCE / GPUDirect準拠 |
| 光デバイス / 物理実装 | 光集積回路、微細加工、化合物半導体部材 | 部品供給にとどまりモジュール化で後れ | QPUサブシステムとしてのパッケージング |
Quandelaの事例が示す通り、光量子方式の勝負どころは「高品質な光子源」や「低損失導波路」といった要素デバイスの完成度だけにとどまらない。それらを動的に制御するFPGAベースのコントローラを、GPUメーカーの高速ファブリックへ規格適合させるインテグレーション能力が問われている。国内の光関連デバイスメーカーにとっても、単体パーツの供給から脱却し、インターコネクト規格に準拠したサブシステムとしての提供形態を模索することが求められる。
第三に、構造的な障壁として「制御プロトコルの囲い込み」が挙げられる。NVIDIAはGPUコンピューティングにおけるCUDAの成功体験を、CUDA-QおよびNVQLinkによって量子・HPC領域でも再現しようとしている。欧州のQuandelaや米国のInfleqtion、IonQなどの主要ハードウェアベンダーがNVIDIAの規格に相次いで追従している現状は、インターコネクト層における実質的なデファクトスタンダード化が進んでいる実態を示している。
国内の量子ハードウェア開発企業やHPCベンダーが独自インターフェースに固執した場合、世界的なAIソフトウェアスタックやデータセンター運用ツール群から孤立するリスクが存在する。オープンな相互接続標準の策定に向けた国際的な発言力を維持しつつも、現実解としてNVQLinkのような先行規格へのブリッジモジュールを早期に準備することが現実的な選択肢となる。
参考記事: 光量子コンピュータの仕組みと2030年ロードマップ｜NTTとOptQCが挑む100万ビットの技術的要件
参考記事: ザナドゥに1億9500万カナダドル支援の衝撃｜光量子コンピュータ製造拠点「インセプション」の仕組みとFTQC量産ロ…
次世代アクセラレーテッド環境を見据えたシステム評価軸の再設計
QuandelaとNVIDIAによるNVQLink統合アーキテクチャの発表は、量子コンピュータの評価軸が「量子ビット数やコヒーレンス時間単体の数値」から「AIデータセンターへの統合性能」へと不可逆的にシフトしたことを裏付けている。
4マイクロ秒未満という往復遅延時間は、これまで理論研究にとどまっていたリアルタイム量子誤り訂正や、GPUの大規模テンソル計算とQPUの特定サンプリング処理をミリ秒以下のループで回すハイブリッドワークフローを実用フェーズへ引き上げる。物理的な希釈冷凍機への依存度が低く、常温データセンター環境への親和性が高いフォトニックQPUにとって、GPUファブリックへの直結は最も合理的な配備形態の一つである。
国内のCTO、システムアーキテクト、および先端技術投資家が今後取り組むべき具体的な評価プロセスは以下の通りである。
- 自社インフラのインターコネクト要件の見直し
現在調達・設計しているAIクラスタやプライベートクラウド環境において、将来的なQPUの接続インターフェースとしてRoCEベースのRDMA環境および確定遅延ネットワークが担保されているかを技術監査する。
- 制御系ソフトウェアスタックのCUDA-Q適合性検証
自社開発の量子アルゴリズムやシミュレーション基盤が、CUDA-Qなどの統合環境上でGPUとQPUを同一プロセス空間として扱える構造になっているかを確認し、疎結合なREST API前提のシステム設計から脱却する。
- 国内光エレクトロニクス技術のサブシステム化推進
デバイス単体での性能競争にとどまらず、制御FPGAや高速通信プロトコルスタックまでをパッケージ化した「コプロセッサモジュール」としての開発投資を優先し、グローバルなデータセンター規格への適合を進める。
量子コンピューティングはもはや独立した実験物理の枠組みではなく、アクセラレーテッド・コンピューティングを構成する機能ブロックの一つとして定義され直している。既存のGPU基盤と直結する低遅延インターコネクトの獲得こそが、商用化ロードマップの成否を分ける決定的な要素となる。
出典: QUANTUM BUSINESS MAGAZINE
出典: quantumzeitgeist.com
出典: quandela.com
出典: nvidia.com
