openTPUが旧型FPGAで毎秒82トークン達成｜国内車載半導体の試作戦略

2026年10月、AI自身がRTL設計からコンパイラ構築まで担ったオープンソースのAIアクセラレータ「openTPU」がGitHub上で公開されました。高額なEDAツールや先端GPU調達に頼らない設計アプローチは、ルネサスエレクトロニクスなどの国内車載・産業機器半導体における独自推論コアの早期プロトタイピングに直接結びつきます。

openTPUの公開経緯とKintex-7環境における推論ベンチマーク

openTPUは、開発者のFeSens（fsbonetto氏）が主導するオープンソースプロジェクトです。AIエージェントを活用し、RTL（レジスタ転送レベル）設計、独自ISA（命令セットアーキテクチャ）、ビット完全シミュレータ、コンパイラ、プロファイラに至るフルスタックのアクセラレータ環境を構築しました。全コードはApache License 2.0で公開されています。

開発者は2026年4月、自律型LLMエージェントが仮説立案からSystemVerilogの実装・検証までを反復するRISC-Vプロセッサ検証プロジェクト「auto-arch-tournament」を公開していました。その知見を推論特化型アクセラレータへと拡張した成果がopenTPUです。2026年9月下旬に初期動作が報告され、10月3日にGitHubへリポジトリが整備されました。

検証機材には最新のハイエンド検証環境ではなく、データセンター退役品の中古FPGAボード「Inspur YPCB-00338」を採用しています。AMD（アドバンスト・マイクロ・デバイセズ）のKintex-7 xc7k480tと2チャネルのDDR3メモリを搭載し、動作周波数120MHzという制約下で複数の大規模言語モデル（LLM）の稼働に成功しました。

モデル名	パラメータ数	量子化	実時間レート（wall）	デバイス内部レート（device）
LFM2.5	230M	4bit	82.1 tok/s	85.8 tok/s
Qwen3	0.6B	4bit	30.7 tok/s	31.3 tok/s
Qwen3.5	0.8B	4bit	23.3 tok/s	24.5 tok/s
Qwen3.5-35B-A3B	34.7B	4bit	3.95 tok/s	–

オンボードメモリ容量を超える347億パラメータのQwen3.5-35B-A3Bについては、ホストPC側からPCIe経由で必要な重みデータを逐次ストリーミングすることで、毎秒3.95トークンの推論速度を維持しています。

参考記事: AI専用チップ（NPU）とは？基礎から最新Copilot+ PC事情、将来予測まで徹底解説

意図的なハードウェア単純化とメモリ帯域のボトルネック構造

openTPUが旧世代FPGA上で高い推論性能を引き出せた要因は、マイクロアーキテクチャの徹底した単純化にあります。一般的なCPUやGPU（グラフィックスプロセッサ）が備えるハードウェアキャッシュや投機的実行、複雑な動的命令スケジューリングを完全に排除しました。

回路構成は、命令を順番に発行するシーケンサ、データ転送を担うDMAコントローラ、行列演算ユニット、浮動小数点ベクトルユニット、量子化ユニットのみで成立しています。データの移動はすべてISAの明示的な命令として実行されるため、どの処理に何クロックを要したかを決定論的に追跡できます。

開発者のFeSens氏はコミュニティ上で、現行設計によってFPGAハードウェアが持つ理論上最大メモリ帯域の90%をすでに引き出していると言及しました。推論処理においては計算ロジックそのものよりも、DRAMから重みデータを読み出す転送帯域が支配的な制約要因（メモリバウンド）となります。専用回路化によって消費電力をわずかに下げることは可能でも、外部メモリ帯域が同一であれば生成速度そのものは引き上げられません。

AIエージェントによる設計自動化が実用水準に達したことで、回路設計の初期障壁は下がりました。一方で、プロセッサ性能の限界はロジックの複雑さではなく、DRAMやHBM（広帯域メモリ）の物理的なバス幅とインターコネクト設計へ完全にシフトしています。

参考記事: GPU（グラフィックスプロセッサ）とは？仕組み・最新動向・2030年シナリオを徹底解説

参考記事: 大規模言語モデル大手がNVIDIAから集団「離反」：OpenAIやDeepSeekが自社製推論チップ（ASIC）へ…

エッジ半導体開発における日本企業の調達・実装戦略への影響

openTPUの成果は、日本の車載機器、産業ロボット、FA機器メーカーにおけるエッジAIプロセッサ選定に直接的な選択肢をもたらします。

従来、特定用途向け集積回路（ASIC）やカスタムプロセッサの立ち上げには、数億円規模の商用EDAライセンス費用と複数年の設計検証期間が必要でした。しかし、AIエージェントがRTL設計から独自コンパイラまでを自動生成する手法が確立されたことで、設計初期の探索コストは大幅に低減します。

国内企業が本アプローチを実務に取り入れる場合の技術要件と課題は以下の通りです。

高位合成（HLS）ツールの代替として、エージェント駆動型RTL生成ワークフローを自社FPGA評価基盤へ統合する
旧世代の安価なFPGA（Kintex-7等）を活用し、スタンドアロン機器向けSLM（小規模言語モデル）推論モジュールを低コストで試作する
LPDDR4XやDDR5など、調達可能な汎用メモリ規格のピン数および帯域制約に合わせた量子化アルゴリズムを早期選定する

構造的な障壁となるのは、シリコン実装時のパッケージング技術とメモリ調達です。ロジック設計が自動化されても、微細化プロセスでのテープアウト費用や広帯域メモリの物理実装には依然として資本集中が必要です。そのため、国内エッジ機器メーカーが採るべき現実解は、全チップの内製化ではなく、FPGAや既存ASICチップレットに独自推論コアをIPとして組み込む分業モデルとなります。

参考記事: 組み込みAIの実践導入｜エッジAIとの違いからモデル軽量化技術、ハードウェア選定まで徹底解説