次世代センサーの2029年量産化｜ソニーとTSMCが7470億円で挑むオンデバイスAI基盤の全貌

オンデバイスAIを最先端センサーで拡張する巨大投資のインパクト

ソニーとTSMCは合弁会社AVSMCを設立し2029年に熊本で次世代センサーを量産する。従来のイメージセンサーは画素性能向上を中心とする進化が限界を迎えていた。本記事では7470億円の投資が拓く最先端3D積層とAIエッジ処理の全貌を解説する。

3D積層と最先端微細化の融合：ソニー・TSMCが果たす技術的到達点

Cu-Cuハイブリッドボンディングと最先端ロジックノードの接合

スマートフォン向け積層型CMOSイメージセンサー（CIS）は、光を受光する「画素ダイ（Pixel Die）」と、信号処理を行う「ロジックダイ（Logic Die）」を垂直に重ね合わせる構造を採用している。世界市場シェア首位を保持するソニーセミコンダクタソリューションズ（SSS）の強みは、この異種ダイを直接接合する「Cu-Cu（銅・銅）ハイブリッドボンディング」技術にある。従来のようにダイの外周に設けたバンプを介して接続するのではなく、ウエハ表面に露出させた銅電極同士を分子レベルで直接接合することで、電極ピッチをサブミクロン単位まで狭小化し、単位面積あたりのインターコネクト密度を飛躍的に高める技術である。

しかし、近年のモバイルカメラにおけるコンピューショナル・フォトグラフィの高度化、さらには生成AIやリアルタイム物体認識をスマートフォン端末側で完結させる「オンデバイスAI」の進展に伴い、ロジックダイ側の処理負荷が幾何級数的に増大している。従来の画素プロセスと親和性の高い成熟ノード（40nm〜22nm世代）のロジック回路では、膨大な並列画像処理やディープラーニングの推論処理を低消費電力かつ低発熱で実行することが極めて困難になっていた。

ここで決定的な突破口となるのが、TSMCが誇る最先端の微細化プロセス（7nm/5nmやそれ以降の最先端ノード）と、ソニーの積層センシング技術の統合である。今回設立された合弁会社「Advanced Vision Semiconductor Manufacturing株式会社（AVSMC）」は、熊本県合志市の新拠点を舞台に、TSMCの最先端ロジックプロセスで製造されたロジックダイと、ソニーの最新光電変換素子を3D積層する量産ラインを構築する。

AI半導体の演算効率を10倍に高める技術とは？3D積層・光電融合の実用化ロードマップと鍵となる技術でも論じられている通り、単なる2D平面での微細化（ムーアの法則）が物理的・経済的限界に直面する中、高度な3D垂直積層技術（先端パッケージング）によって物理的距離を最小化し、広帯域・低遅延データ伝送を実現することが半導体性能向上の主軸へとシフトしている。

【従来型積層CISアーキテクチャ】
+-------------------------------------------------+
|   画素ダイ (受光部: Bayer配列/PD)                |
+-------------------------------------------------+
                        ||  (従来バンプ/広ピッチCu-Cu)
+-------------------------------------------------+
|   ロジックダイ (成熟ノード: 40nm - 22nm / 基礎ISP) |
+-------------------------------------------------+
                        ↓ (クラウドへ画像データ送信)

【次世代AVSMC 3D積層AIエッジセンサー】
+-------------------------------------------------+
|   画素ダイ (高感度受光層/クアッドピクセル)         |
+-------------------------------------------------+
                        ||  (高密度Cu-Cuハイブリッド接合: サブミクロン)
+-------------------------------------------------+
|   ロジックダイ (最先端ノード: 7nm/5nm級 + NPU直載) |
+-------------------------------------------------+
                        ↓ (センサー上でAI推論完結・メタデータ出力)

次世代イメージセンサー（AVSMC）と従来型CISの性能比較

ソニーとTSMCのタッグによって生み出される次世代センサーは、従来の撮影デバイスという定義を根底から変える。以下の比較表は、技術仕様および処理アーキテクチャの対比を示したものである。

最先端ロジックノードを積層ダイとして直接一体化することで、センサー内部にニューラル・ネットワーク処理ユニット（NPU）をダイレクトに組み込むことが可能となる。これにより、レンズから入ってきた光信号を電気信号に変換した直後に、数テラフロップス規模のAI推論を実行できるようになる。従来のシステムでは、RAW画像を高速インターフェースでメインSoCに伝送し、SoC側のGPU/NPUで処理する必要があったため、バス帯域のバリアと電力消費が大きなボトルネックとなっていた。AVSMCが目指す構造は、画像データそのものを外部に出すことなく、メタデータや高精度に処理されたフレームのみを出力する「超高速・低消費電力のエッジセンシング」を現実のものとする。

熊本クラスタ（合志市）における生産基盤とサプライチェーン統合

本事業のために投じられる総額約7,470億円（ソニー側約4,650億円、TSMC側約2,820億円）の資金は、単なる既存ファブの拡張ではない。ソニーセミコンダクタソリューションズが熊本県合志市に建設・投資済みの工場資産を会社分割によって新会社AVSMCへ移管し、そこにTSMCの半導体製造ノウハウと先端プロセスを融合させるという、主導権をソニーが握る連結子会社形式の合弁構造（ソニーが単独支配株主）を採用している。

熊本県内では、TSMCの進出によるJASM（Japan Advanced Semiconductor Manufacturing）の第1・第2工場の立ち上げが急速に進んでいる。JASMが車載・産業向けのロジック製造を中心とするのに対し、AVSMCは「イメージセンサー専用の最先端ロジック・積層統合ライン」として特化する。これにより、熊本地区は前工程（ウエハ製造）から最先端後工程（3D積層・ハイブリッドボンディング）までを一気通貫でカバーする、世界でも類を見ない「先端センシング半導体クラスタ」へと昇華する。

日本政府（経済産業省）が資金支援の協議を進めている背景にも、この地政学的・経済安全保障上の必然性がある。AIメガIPOと半導体投資が示すインフラ覇権の行方で解説したように、世界的なAIインフラ投資が加速する中、フィジカルな現実世界からデータを入力する「目」にあたるセンサーの供給網を特定地域に依存させず、強固な国内製造基盤として確立することは、次世代の産業覇権を握るうえでの必須条件となっている。

超高密度3D積層が突きつける熱歪みと歩留まりの技術課題

最先端ロジックダイと画素ダイをサブミクロン単位のCu-Cu直接接合で積層するプロセスは、理論上の性能向上と引き換えに、極めて極端な製造技術上・物理上の難題を突きつける。2029年の量産開始までにクリアすべき主要な技術的ボトルネックは以下の3点に集約される。

異種ダイ接合における熱膨張係数差と界面ボイド制御

第一の課題は、全く異なるプロセスで作製されたウエハ同士を接合する際の「熱応力（熱歪み）」と「接合面における欠陥（ボイド）の発生」である。

画素ダイは、光感度を高めるための特殊な光学素子構造やカラーフィルター、マイクロレンズアレイの形成プロセスを経るため、基板全体の熱履歴がロジックウエハとは大きく異なる。一方、TSMCの7nm/5nmクラスの最先端ロジックダイは、多層の銅配線層（BEOL）を持ち、極めて複雑な熱応力分布を抱えている。

これら種類の異なるウエハ同士を接合し、Cu-Cu直接接合のためにアニール（熱処理）を施す際、両者の熱膨張係数（CTE）のミスマッチによってウエハに微妙な反り（Warping）や歪みが生じる。サブミクロンピッチの接合電極において、数ナノメートル単位の位置ズレが生じれば、電極同士の未接合やショートが致命的な歩留まり低下を引き起こす。さらに、接合界面に目に見えない微少な気泡（ボイド）や異物が残留すると、接合強度の低下のみならず、長期的な信頼性試験において配線断線や短絡の原因となる。これを防ぐためには、超高真空環境下での表面活性化処理や、ウエハ全面におけるナノレベルの平坦化（CMP：化学機械研磨）技術の極限までの洗練が求められる。

演算熱による暗電流（ダークカレント）増幅とS/N比の劣化

第二の課題は、センサーダイ直下に超高密度の最先端ロジック回路を配置することに起因する「熱的ノイズ」の問題である。

最先端ロジックノード上でNPUや高並列ISPをフル稼働させると、回路の局所的な電力密度が跳ね上がり、ロジックダイの温度が急上昇する（ローカルホットスポットの発生）。この熱が、Cu-Cu直接接合層を介して数ミクロンの距離しか離れていない直上の画素ダイ（受光層）へダイレクトに伝導する。

半導体イメージセンサーのシリコン結晶は、温度が上昇すると熱励起によって価電子帯から導電帯へと電子が跳ね上がり、光が照射されていない状態でも電流が流れる「暗電流（Dark Current）」を発生させる。暗電流の増加は、画像データにおける固定パターンノイズやショットノイズの増大に直結し、特に暗所撮影時のS/N比（信号対雑音比）やダイナミックレンジを劇的に悪化させる。

【熱伝導とノイズ発生メカニズム】
[高負荷NPUの動作] -> [ロジックダイの局所発熱 (ホットスポット)]
       ↓ (僅か数ミクロンのCu-Cu接合層を高速伝導)
[画素ダイのシリコン結晶に熱伝達] -> [電子の熱励起 (暗電流発生)]
       ↓
[S/N比の低下・ダイナミックレンジ狭小化・画像ノイズ増大]

したがって、ロジック層でどれだけパワフルなAI推論を実行しても、その熱が画素の画質を破壊しないようにするための「熱分離構造（サーマル・バリア層）」や、ダイナミックに電力密度を分散させる「熱制御対応アルゴリズム」の搭載が不可欠となる。

資本効率と車載・フィジカルAI領域への応用ギャップ

第三の課題は、7,470億円に及ぶ超大型投資を回収するための市場アプリケーションの開拓速度と、車載・産業用ロボティクス規格への適合プロセスである。

当面の主たるターゲットはフラッグシップスマートフォン向けであるが、スマートフォン市場自体の出荷台数成長は全般に緩やかになっている。巨額の減価償却費を吸収し、投資対効果を高めるためには、モバイル用途にとどまらず、車載（自動運転の認知カメラ）やフィジカルAI（ヒューマノイドロボット、工場自動化向けビジョンシステム）といった高付加価値領域への横展開が至上命令となる。

しかし、車載向けや産業・ロボティクス向けセンサーには、モバイル向け以上の極限的な動作温度保証（-40℃〜125℃環境下での動作など）や、車載信頼性規格（AEC-Q100、機能安全規格ISO 26262）の厳格な準拠が求められる。物理AIと自動運転の進化：半導体課題と市場再編でも提示した通り、自動運転やロボットに搭載されるイメージセンサーは、人命に関わるリアルタイム認識を担うため、一瞬の熱暴走やノイズによるAIの誤認識が許されない。最先端プロセスを採用した3D積層センサーを、いかにして車載グレードの超高信頼性デバイスへと昇華させるかが、2029年以降の事業拡大に向けた大きな壁となる。

技術責任者が実用化に向けてチェックすべき4つの技術指標（KPI）

AVSMCによる次世代センサーの量産化（2029年予定）を見据え、自社のハードウェア開発・システムアーキテクチャ・ソフトウェア戦略を適応させるべき技術責任者（CTO/VPoE）および事業責任者は、今後公開される技術プレスリリースや論文（ISSCCやIEDM等）において、以下の具体的数値指標をチェックし、導入可否のGO/NO-GO判定を行うべきである。

1. Cu-Cu接合ピッチの縮小幅（サブミクロン到達度）

• 判定用指標: 電極間ピッチが 0.5μm（500nm）以下 に達しているか。
• 判断基準: 接合ピッチが1μmを切ることで、画素1つひとつに対して個別のロジック回路やADコンバータを垂直接続する「画素並列（Pixel-Parallel）ADC/NPUアーキテクチャ」が完全に実現可能となり、真のフレーム全域同時読み出し（グローバルシャッター）と超高速AI処理が両立する。

2. センサー上NPUの推論電力効率（TOPS/W）

• 判定用指標: センサー単体のAI処理性能において 10 TOPS/W 以上 の電力効率を達成しているか。
• 判断基準: バッテリー駆動のスマートフォンやモバイル機器において、常時オン（Always-on）で環境認識やAIセンシングを稼働させる場合、センサーモジュール全体での消費電力をミリワット（mW）オーダーに抑える必要がある。この数値未達の場合、オンデバイスAIの常時稼働は不可能となる。

3. 暗電流（ダークカレント）発生率と最大動作ジャンクション温度（Tj）

• 判定用指標: ロジックダイ全開駆動時（Tj = 85℃以上）における暗電流増加量が 従来比 1.5倍以内 に抑制されているか。
• 判断基準: 最先端ロジック回路の発熱が画素へ及ぼす影響を示す指標。発熱による暗電流増加が許容値を超えている場合、暗所撮影時の画質低下を補正するために余計なPost-ISP処理が必要となり、低遅延という利点が相殺される。

4. 熊本AVSMCラインにおけるウエハ結合欠陥密度（Defect Density）

• 判定用指標: ウエハ接合時の欠陥密度が 0.01 個/cm² 以下 に安定維持されているか。
• 判断基準: 3D積層半導体の量産化歩留まりを左右する最重要KPI。この数値をクリアしていることが確認できれば、2029年の量産開始目標がスケジュール通りに進捗し、コスト競争力のあるチップ供給が期待できる。

2029年の量産開始に向けたエッジAIセンサー導入の設計指針

ソニーとTSMCによる約7,470億円の投資と、合弁会社AVSMCの設立は、単なる既存イメージセンサーの生産能力増強ではない。最先端ロジックノードと高感度受光層を分子レベルで統合する3D積層技術は、これまで「レンズから入射した光をデジタルデータに変換してSoCへ渡すだけ」であったイメージセンサーを、「光を受けた瞬間にその場の文脈や意味（Context & Semantics）を理解して結論だけを出力する独立したAI思考デバイス」へと進化させる。

技術責任者や事業企画者が今取るべきアクションは、2029年の供給開始を待つことではない。自社プロダクトのカメラシステムやセンシングアーキテクチャにおいて、未加工の画像データを処理する「クラウド依存型・SoC集中型」の設計思想から脱却し、センサー側で一次解析を完了させる「エッジ完結型データフロー」へのソフトウェア・システム構造の再設計に今すぐ着手することである。

最先端半導体製造技術の限界を突破するこの挑戦は、モバイルデバイスのカメラ体験を変革するにとどまらず、将来の物理AI、自動運転、そして人型ロボットのセンシング基盤のあり方を決定づける不可避な技術パラダイムシフトである。

出典: Jiji Press
出典: ソニーセミコンダクタソリューションズ 公式プレスリリース
出典: EE Times Japan
出典: ITmedia NEWS